تعتبر عملية تصميم الدوائر التناظرية والهجينة (Analog and Mixed-Signal Circuits) واحدة من أكثر التحديات تعقيدًا في مجال هندسة الإلكترونيات. إذ يعتمد هذا التصميم بشكل كبير على المعرفة الفنية المتخصصة، حيث تُمثل عملية تحديد حجم الترانزستورات عقبة رئيسية بسبب السلوك غير الخطي، وتعدد الأبعاد في فضاءات التصميم، والقيود الصارمة على الأداء.

تستخدم الطرق التقليدية في أتمتة تصميم الإلكترونيات (Electronic Design Automation - EDA) أحيانًا تخصيص الحجم كعملية تحسين نمطية، مما يؤدي إلى حلول غير فعالة وأقل مرونة. هنا يظهر دور نماذج اللغات الضخمة (Large Language Models - LLMs)، التي تُظهر قدرات حسابية قوية، لكنها قد تبدو غير مناسبة للتخصيص العددي الدقيق في تصميمات الدوائر التناظرية.

لذا، تمثل AutoSizer حلاً مبتكرًا كإطار عمل يعتمد على نماذج LLM لتحقيق تحسين شامل في عملية التصميم. هذه المنصة تستخدم إطار عمل مزدوج الحلقة، يتضمن حلقة داخلية لتحديد حجم الدائرة وحلقة خارجية لتحليل ديناميكيات التحسين والقيود استنادًا إلى ملاحظات المحاكاة.

علاوة على ذلك، تمتلك AutoSizer مجموعة من الاختبارات المعتمدة تُعرف بـ AMS-SizingBench، والتي تتكون من 24 دائرة مختلفة في تكنولوجيا SKY130 CMOS، تهدف إلى تقييم سياسات التحسين التكيفية تحت قيود محاكاة واقعية.

تظهر النتائج التجريبية أن AutoSizer تحقق جودة عالية في الحلول، ووقت تقارب أسرع، ونسبة نجاح أعلى عبر تحديات دائرة متنوعة، متفوقة بذلك على الطرق التقليدية وعوامل LLM المعروفة. هذه الخطوة تُعتبر طفرة جديدة في كيفية تعامل المهندسين مع تصميم الدوائر وبالتالي تبشر بمستقبل أكثر مرونة وابتكارًا في هذا المجال.