CLOSER-Bench: ثورة جديدة في تقييم إغلاق التصميم لعملاء الأجهزة الذكية!

في عالم الهندسة الإلكترونية، يتعرض العملاء البرمجيون لتحديات معقدة تتطلب مجهودًا طويل المدى. ولتلبية هذه الحاجة، تم تقديم **CLOSER-Bench**، وهو بروتوكول تقييم مبتكر يركز على إغلاق تصميم الأجهزة بكفاءة وفاعلية. يتجلى التقدم في هذا المجال ليس فقط من خلال تحسين العمليات ولكن من خلال إلقاء نظرة فاحصة على كيفية تفاعل هذه الأنظمة المعقدة.

غالبًا ما تؤدي عمليات تقييم الأداء التقليدية إلى صعوبات في تمييز النجاحات والإخفاقات في مراحل التصميم المختلفة بسبب اختلاف تصميماتها وأفكارها. وبدلًا من ذلك، يقدم **CLOSER-Bench** طريقة منهجية combining spec-to-RTL (من متطلبات الإنتاج إلى تمثيل RTL)، RTL-to-GDS (من تمثيل RTL إلى تصميم GDS)، والأداء المنتظم عبر مراحل متعددة.

يتميز هذا البروتوكول بتسجيل كل خطوة من خطوات عملية التصميم، بما في ذلك محاكاة الأداء، وتوليد RTL، وتحسين PPA (أداء، استهلاك الطاقة، ومساحة). كما يبني benchmark على أدوات مفتوحة المصدر مثل **Verilator** و**Yosys** و**OpenROAD**، مما يتيح للمهندسين اختبار الجودة النهائية، استجابة الأدوات، وتكاليف العملية عبر مراحل متعددة.

أثناء إجراء دراسة تجريبية مكونة من عشرة مهام تشمل إصلاح RTL، والتحقق القائم على الطفرات، واستكشاف مساحة التصميم، استطاع النظام تحديد فجوات واضحة في الإنجاز والإغلاق. على سبيل المثال، بينما تمكنت ثلاث وكالات من حل مهمة إصلاح AXI محلية، أظهر أحدهم أداءً متفوقًا في مهمة التحقق.

توجهات نتائج هذه التجربة تحث على إعادة النظر في كيفية معالجة إغلاق الأجهزة كمشكلة قرار متتابع، مما يفتح آفاقاً جديدة لتقديم حلول أكثر كفاءة في عملية التصميم. إن **CLOSER-Bench** لا يمثل فقط خطوة للأمام، إنه تغيّر جذري يمكن أن يغير مستقبل الهندسة الإلكترونية كما نعرفه.