في عالم الإلكترونيات المتزايد التعقيد، تعد المخططات الإلكترونية للدارات المطبوعة (PCBs) المستخدمة في تصنيع الأجهزة الإلكترونية عنصرًا حاسمًا. لكن التحدي يكمن في كيفية تحقيق التصميم الدقيق لهذه المخططات. هنا يأتي دور PCBSchemaGen، الإطار الثوري الذي يستخدم نماذج لغوية ضخمة (LLMs) لتوليد المخططات بكفاءة ودقة.

تعتمد معظم تقييمات توليد الشيفرات باستخدام نماذج اللغة على اختبارات الوحدة (unit tests) كمقياس للنجاح، لكن تصميم المخططات للدارات المطبوعة يواجه تحديات فريدة، حيث لا توجد اختبارات معتمدة لضمان الجودة. تصف المعايير الصحيحة في هذا السياق قيودًا هيكلية فعلية مرتبطة بالحزم الإلكترونية الحقيقية وتوزيع الدبابيس.

يقدم PCBSchemaGen حلاً مبتكرًا من خلال تحويل نموذج لغة ضخم مجمد إلى مولد موثوق للمخططات، مما يسمح بالتحقق من المخططات وإصلاح الأخطاء بكفاءة. يعتمد هذا الإطار على إنشاء مخطط مجال استنادًا إلى بيانات الدوائر المتكاملة، ويقوم بتصميم شيفرات deterministic مع التحقق من الأخطاء على مستوى الدبابيس.

عند إجراء التقييمات على مجموعتين مختلفتين من PCBs والتي تغطي 227 مهمة حقيقية، أظهر نموذج Gemma-4-31B قدرة هائلة، حيث اجتاز 81.3% من المهام في اختبارات PCBBench. هذه النتائج تبين أن تحسين الشيفرات في الوقت الفعلي تحت نظام تحقق هيكلي هو وصفة فعالة لتوليد الشيفرات في المجالات التي تعاني من نقص اختبارات الوحدات.

لحسن الحظ، تم جعل كل من المعايير والتحقق الموضوعي متاحًا للجمهور، مما يسمح للباحثين والمطورين بالاستفادة من هذه الابتكارات الثورية في Projectsهم الخاصة.